(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-31168

(43)公開日 平成8年(1996)2月2日

(51) Int.CL.6

識別記号 庁内整理番号

FΙ

技術表示箇所

G11C 11/401 G06T 1/60

G11C 11/34

371 H

G06F 15/64

450 E

審査請求 未請求 請求項の数10 OL (全 14 頁)

(21)出願番号

(22)出顧日

特顧平6-160904

平成6年(1994)7月13日

(71)出額人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 中込 儀延

東京都国分寺市東恋ケ窪1丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 渡部 隆夫

東京都国分寺市東恋ケ種1丁目280番地

株式会社日立製作所中央研究所内

(74)代理人 弁理士 幕田 利幸


(54) 【発明の名称】 半導体記憶装置

(57)【要約】

[目的] プロセッサの介在なしに、メモリ内部で演算 処理やデータの移動処理を高速かつ低電力に行うことを 可能にする機能つきメモリを提供する。

【構成】 複数のワード線W0~W3と、複数のデータ線対Dj、DjBと、これらの交点に配された複数のメモリセルMC0~MC3からなる2次元メモリアレーと、各データ線対に接続されたセンスアンプSAjの一方の入力に対して複数のメモリセルMC0、MC1を同時に接続する2つのXデコーダXD1、XD2と、他方の入力に対して参照メモリセルRC0、RC1を接続し、かつ、演算モードに対応して参照メモリセルに演算制御情報を設定する参照ワード線の駆動回路RXDとから構成される。複数のメモリセルから読み出された信号電荷の和を参照メモリセルからの電荷とセンスアンプで比較すると同時に、複数のメモリセルの情報の論理演算を行うことができる。

図1



【特許請求の範囲】

【請求項1】複数のワード線と、複数のデータ線対と、上記複数のワード線と上記複数のデータ線対の所望の交点に配置された複数のメモリセルを有するメモリアレーと、上記複数のデータ線対に接続された複数の信号増幅手段と、上記複数のデータ線対の各データ線対に接続された複数の参照信号発生手段とを有する半導体記憶装置において、上記複数のワード線の所望のワード線を選択するワード線選択手段をさらに具備し、上記ワード線選択手段が上記複数のデータ線対の1つの10データ線対の一方のデータ線に少なくとも2つのメモリセルからの情報を同時に読み出した後、上記信号増幅手段により上記1つのデータ線対の上記一方のデータ線に現れた信号を増幅するととを特徴とする半導体記憶装置。

1

【請求項2】前記参照信号発生手段は、複数の参照ワード線と複数の前記データ線対の各交点に配置された参照メモリセルからなる参照メモリセルアレーと、前記参照ワード線の駆動回路とから構成される請求項1に記載の半導体記憶装置。

【請求項3】前記ワード線選択手段は、少なくとも2つのワード線を同時に独立して選択する手段である請求項1または請求項2に記載の半導体記憶装置。

【請求項4】複数のワード線と、複数のデータ線対と、 上記複数のワード線と上記複数のデータ線対の所望の交 点に配置された複数のメモリセルを有するメモリアレー と、上記複数のデータ線対の各データ線対に接続された 複数の参照信号発生手段と、各々2つの入力を有する複 数の信号増幅手段とを有する半導体記憶装置において、 上記複数のデータ線対のうち少なくとも2つを並列に1 つの信号増幅手段の2つの入力に接続する手段と、上記 複数のデータ線対の各々に対して少なくとも1つずつの メモリセルからの情報を同時に読み出すようにしたワー ド線選択手段とをさらに具備し、上記ワード線選択手段 が上記複数の信号増幅手段の入力の一方に少なくとも2 つのメモリセルからの情報を同時に読み出した後、上記 信号増幅手段により信号を増幅することを特徴とする半 導体記憶装置。

【請求項5】前記複数のデータ線対のうち少なくとも2つを並列に1つの信号増幅手段の2つの入力に接続する手段は、一次元に配列された信号増幅手段の両側に配された第1 および第2のメモリセルアレーと信号増幅手段との間に2列に設けられ、第1のメモリセルアレーのデータ線対の1つと第2のメモリセルアレーのデータ線対の1つを1つの信号増幅手段に同時に接続するスイッチ手段である請求項4に記載の半導体記憶装置。

【請求項6】複数のワード線と、複数のデータ線対と、 上記複数のワード線と上記複数のデータ線対の所望の交 点に配置された複数のメモリセルを有するメモリアレー と、上記複数のデータ線対の各データ線対に接続された 50 複数の信号増幅手段とから構成された複数のメモリブロックと、該メモリブロックへのデータの入出力を行なう入出力線と、上記複数のワード線の所望のワード線を選択するワード線選択手段と、上記複数の信号増幅手段のうちから上記入出力線に接続する信号増幅手段を選択する列アドレス選択線と列アドレス選択手段とを有し、メモリ外部からのデータ群のコピーのための条件を設定するコピー条件設定手段と、前記データ群のコピー元およびコピー先のアドレスを発生するコピーアドレス発生手段とをさらに具備することを特徴とする半導体記憶装置

【請求項7】前記コピー条件設定手段は、データ群のコピー元およびコピー先の先頭アドレスを設定する先頭アドレス設定手段と、コピーするデータ群のデータ量を設定するデータ量設定手段とを少なくとも有する請求項6 に記載の半導体記憶装置。

【請求項8】前記メモリブロックへのデータの入出力を 行う入出力線と、列アドレス選択線と、列アドレス選択 手段とを各々二重化して成る請求項6 に記載の半導体記 20 憶装置。

【請求項9】複数のワード線と、複数のデータ線対と、 上記複数のワード線と上記複数のデータ線対の所望の交 点に配置された複数のメモリセルを有するメモリアレー と、上記複数のデータ線対の各データ線対に接続された 複数の信号増幅手段とから構成された複数のメモリブロックと、該メモリブロックへのデータの入出力を同時並 列に行なう二重化した入出力線と、上記複数のワード線 の所望のワード線を選択するワード線選択手段と、上記 複数の信号増幅手段のうちから上記二重化した入出力線 に接続する信号増幅手段を選択する二重化した列アドレ ス選択線と二重化した列アドレス選択手段、とを具備す ることを特徴とする半導体記憶装置。

【請求項10】前記メモリアレーはダイナミックメモリ で構成される請求項1乃至請求項9のいずれか―に記載 の半導体記憶装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体記憶装置に係り、特にメモリ内部で並列に論理演算を行う機能や、メモリブロック間で高速にデータのコピーを行う機能を内蔵する半導体記憶装置に関する。

[0002]

【従来の技術】パーソナルコンピュータやワークステーション等のグラフィックス処理を高速に行うためには、表示メモリ中のあるブロック領域をビット単位でデータ転送するビットブリット転送(BitBlt: bit block transfer)機能が重要である。この機能は、移動元の座標と幅、高さ、および移動先の座標を指定するだけで、画面上の矩形領域をコピーする機能である。その際、移動とともに、移動先とのAND、ORなどの論理演算処理が

2

・必要になる。とうした演算処理をCPUが行うと、グラフィックスVRAM (VRAM=Video Random Access Memor v) のデータの読み書きが膨大になって、システムの性能低下を生ずるため、VRAMへの読み書きを行うグラフィックス・プロセッサを別に設けてCPUの負担を軽減するような構成が一般的になっている。例えば、この種の構成は、バイト、1993年11月号、第229頁〜第236頁(BYTE, November 1993, pp.229-236)に記載されている。

【0003】また、VRAMに論理演算機能を設けて、 グラフィックス・プロセッサとVRAM間での読み書き の回数を減らすような例が知られている。とうしたVR AMとしては、例えば、1992年9月発行の日立IC メモリ・データブック (1) - SRAM, PSRAM, 専用メモリ、ECL RAM、の第501頁-第521 頁、製品型名HM53462が挙げられる。この従来例 では、VRAMに既に蓄積されている情報と外部からの 入力データとの論理演算を行ってVRAMに書き戻すた めに、入力ピンとメモリアレーの間に入力ピンと同数の 論理演算回路を設けている。論理演算の際には、メモリ アレーからデータを読み出し、入力データとの論理演算 を行った後、メモリアレーに書き戻す、いわゆるリード ・モディファイ・ライト (Read Modified Write)動作を 行う。とれにより、メモリから外部にデータを読みだし てグラフィックス・プロセッサで演算を行う必要がなく なり、VRAMとグラフィックス・プロセッサ間のデー タ転送回数を減少させることが可能となる。なお、メモ リアレー上で、メモリセル間のコピーを行う技術は特開 昭61-94290号公報に開示されている。

[0004]

【発明が解決しようとする課題】しかしながら、前述した従来技術によれば、前者のVRAMへの読み書きを行うグラフィックス・プロセッサを別に設ける場合には、演算を行う度にメモリの中にある情報を逐一外部に読み出して来る必要があるため、演算速度がメモリのアクセス時間によって制限されるという問題点があった。

【0005】また、後者のVRAMに論理演算機能を設ける従来例では、メモリチップ内でのコピー機能を有していないため、ビットブリット転送処理に対するグラフィックス・プロセッサの負担軽減の効果が少ないという問題点があった。

[0006] そこで、本発明の目的は、グラフィックス・プロセッサの介在なしに、メモリ内部での演算処理やデータのコピー処理を高速かつ低電力に行うことができる演算機能やデータコピー機能を有する半導体記憶装置を提供することにある。

[0007]

【課題を解決するための手段】上記課題を解決するため に、本発明に係る半導体記憶装置は、複数のワード線

と、複数のデータ線対と、上記複数のワード線と上記複 50

数のデータ線対の所望の交点に配置された複数のメモリセルを有するメモリアレーと、上記複数のデータ線対の各データ線対に接続された複数の信号増幅手段と、上記複数のデータ線対の各データ線対に接続された複数の参照信号発生手段とを有する半導体記憶装置において、上記複数のワード線の所望のワード線を選択するワード線選択手段をさらに具備し、上記ワード線選択手段が上記複数のデータ線対の1つのデータ線対の一方のデータ線に少なくとも2つのメモリセルからの情報を同時に読み出した後、上記信号増幅手段により上記1つのデータ線対の上記一方のデータ線に現れた信号を増幅することを特徴とする。

【0008】上記半導体記憶装置において、参照信号発生手段は、複数の参照ワード線と複数の前記データ線対の各交点に配置された参照メモリセルからなる参照メモリセルアレーと、前記参照ワード線の駆動回路とから構成すれば好適である。

【0009】また、上記半導体記憶装置において、ワード線選択手段は、少なくとも2つのワード線を同時に独立して選択する手段である。

【0010】また、本発明に係る半導体記憶装置は、複数のワード線と、複数のデータ線対と、上記複数のワード線と上記複数のデータ線対の所望の交点に配置された複数のメモリセルを有するメモリアレーと、上記複数のデータ線対の各データ線対に接続された複数の参照信号発生手段と、各々2つの入力を有する複数の信号増幅手段とを有する半導体記憶装置において、上記複数のデータ線対のうち少なくとも2つを並列に1つの信号増幅手段の2つの入力に接続する手段と、上記複数のデータ線対の各々に対して少なくとも1つずつのメモリセルからの情報を同時に読み出すようにしたワード線選択手段が上記複数の信号増幅手段の入力の一方に少なくとも2つのメモリセルからの情報を同時に読み出した後、上記信号増幅手段により信号を増幅することを特徴とする。

【0011】上記半導体記憶装置において、複数のデータ線対のうち少なくとも2つを並列に1つの信号増幅手段の2つの入力に接続する手段は、一次元に配列された信号増幅手段の両側に配された第1および第2のメモリセルアレーと信号増幅手段との間に2列に設けられ、第1のメモリセルアレーのデータ線対の1つと第2のメモリセルアレーのデータ線対の1つを1つの信号増幅手段に同時に接続するスイッチ手段とすれば好適である。

【0012】さらに本発明に係る半導体記憶装置は、複数のワード線と、複数のデータ線対と、上記複数のワード線と上記複数のデータ線対の所望の交点に配置された複数のメモリセルを有するメモリアレーと、上記複数のデータ線対の各データ線対に接続された複数の信号増幅手段とから構成された複数のメモリブロックと、該メモリブロックへのデータの入出力を行なう入出力線と、上

記複数のワード線の所望のワード線を選択するワード線 選択手段と、上記複数の信号増幅手段のうちから上記入 出力線に接続する信号増幅手段を選択する列アドレス選 択線と列アドレス選択手段とを有し、メモリ外部からの データ群のコピーのための条件を設定するコピー条件設 定手段と、前記データ群のコピー元およびコピー先のア ドレスを発生するコピーアドレス発生手段とをさらに具 備することを特徴とする。

【0013】このように構成した半導体記憶装置において、前記コピー条件設定手段は、データ群のコピー元お 10 よびコピー先の先頭アドレスを設定する先頭アドレス設定手段と、コピーするデータ群のデータ量を設定するデータ量設定手段とを少なくとも有する。

【0014】また、上記半導体記憶装置において、前記メモリブロックへのデータの入出力を行う入出力線と、列アドレス選択手段とを各々二重化して構成すれば好適である。

[0015]さらに、本発明に係る半導体記憶装置は、複数のワード線と、複数のデータ線対と、上記複数のワード線と上記複数のデータ線対の所望の交点に配置され 20 た複数のメモリセルを有するメモリアレーと、上記複数のデータ線対の各データ線対に接続された複数の信号増幅手段とから構成された複数のメモリブロックと、該メモリブロックへのデータの入出力を同時並列に行なう二重化した入出力線と、上記複数のワード線の所望のワード線を選択するワード線選択手段と、上記複数の信号増幅手段のうちから上記二重化した入出力線に接続する信号増幅手段を選択する二重化した列アドレス選択線と二重化した列アドレス選択手段、とを具備することを特徴とする。 30

【0016】また、上記いずれの半導体記憶装置においても、メモリアレーはダイナミックメモリで構成することができる。

[0017]

【作用】本発明に係る半導体記憶装置によれば、複数のワード線の所望のワード線を選択するワード線選択手段が複数のデータ線対の1つのデータ線対の一方のデータ線に少なくとも2つのメモリセルからの情報を同時に読み出した後、信号増幅手段により上記1つのデータ線対の上記一方のデータ線に現れた信号を増幅することによって、上記少なくとも2つのメモリセルの演算結果を得ることができる。

【0018】上記半導体記憶装置において、複数のデータ線対の各データ線対に接続された複数の参照信号発生手段は、複数の参照ワード線と複数の前記データ線対の各交点に配置された参照メモリセルからなる参照メモリセルアレーと、前記参照ワード線の駆動回路とからなり、演算モードに応じた演算用の参照信号を発生する。データ線対の一方の少なくとも2つのメモリセルを、例えば、各ワード線に少なくとも2つの並列接続されたワ

ード線選択手段である行デコーダにより同時に駆動して接続し、データ線対の一方に現れたメモリセルの電荷量の和と、データ線対の他方に現れた前記参照信号とを信号増幅手段、すなわちセンスアンブへ入力することにより、演算モードに対応した演算結果を得ることができる。

6

【0019】また、スイッチ手段により、信号増幅手段 を共有する第1 および第2 のメモリセルアレーすなわち 左右のメモリセルアレー同志のデータ線対との間を接続 する場合は、左のメモリセルアレーのメモリセルは左の 行デコーダにより左の一方のデータ線に、右のメモリセ ルアレーのメモリセルは右の行デコーダにより右の一方 のデータ線にそれぞれ接続され、かつ、左の参照ワード 線の駆動回路により参照メモリが左の他方のデータ線 に、右の参照ワード線の駆動回路により参照メモリが右 の他方のデータ線にそれぞれ接続されているので、これ **らのデータ線対間を左右のスイッチ手段により接続する** ことにより、データ線対の一方に現われたメモリセルの 電荷の和と、他方に現われた参照メモリセルの電荷の和 が、共有する信号増幅手段すなわち共通接続されたセン スアンプへ入力されて演算モードに対応した演算結果を 得ることができる。従って、センスアンプを挟む2つの メモリセルアレー間で演算を行うことができる。

[0020] とのように、ワード線につながるメモリセル群と他のワード線につながるメモリセル群との間での演算は、参照ワード線につながる参照メモリセル群と他の参照ワード線につながる参照メモリセル群との間で得られる参照信号が接続されたそれぞれのデータ線対間のセンスアンプでの比較だけなので、並列に行うことが可能となる。従って、メモリアレーから情報を読み出すことなく論理演算を行うことができるようになる。

【0021】また、複数のメモリブロックを備えるメモ リにおいて、データ群のコピー元およびコピー先の先頭 アドレスを設定する設定手段とコピーするデータ群のデ ータ量を設定するデータ量設定手段とから成るコピー条 件設定手段と、データ群のコピー元およびコピー先のア ドレスを発生する発生手段と、前記複数のメモリブロッ ク間でデータ群の制御を行うコピー制御手段とを備える ことにより、グラフィックス・プロセッサから命令とコ ビーのための情報をメモリに送るだけで、メモリ内でコ ビーのための条件設定及びコビー元およびコビー先のア ドレスを発生しメモリブロック間でのデータ群の制御を 行うので、グラフィックス・プロセッサとメモリ間での 読み書きをせずにコピー処理を行うことができる結果、 髙速かつ低電力にデータのコピーを行うことができる。 【0022】さらに、複数のメモリブロックを備えるメ モリにおいて、メモリーアレーへの入出力線を読み出し 用と書き込み用に二重化すると共に列アドレス選択信号 と列選択回路も読み出し用と書き込み用に二重化し、さ **らに書き込み用入出力線を読み出し用コモンデータ線対**

または書き込み用コモンデータ線対に切り替え接続する よう構成するととにより、通常のメモリ動作の他に、メ - モリ内のメモリブロック間のデータコピーを外部に読み だすこと無く行うことができる。

[0023]

【実施例】

<実施例1>以下、図1乃至図4を用いて、本発明に係 る半導体記憶装置について詳細に説明する。図1は、本 発明に係る半導体記憶装置の一実施例を示す演算機能つ きメモリの構成図である。図1において、参照符号MA はメモリセルアレー、SAAはセンスアンプアレー、X D1およびXD2はXデコーダ、YDはYデコーダ、A MPは読み出し用のアンプ、DOBは出力バッファ、♡ BUFは書き込みバッファを示す。

【0024】メモリセルアレーMAは、複数のワード線

(ここでは一部のみ示す) ₩0~₩3と複数のデータ線

対(ここでは一部のみ示す)Dj、DjBとの交点に配 されたメモリセル (ここでは一部のみ示す) MC 0~M C3と、複数の演算用参照ワード線(ことでは一部のみ 示す) R W O ~ R W 3 と複数のデータ線対 D j 、 D j B 20 との交点に配された演算用参照メモリセル(ここでは一 部のみ示す) RC0~RC3とから構成される。また、 複数の演算用参照ワード線RWO~RW3には、参照ワ ード線駆動回路RXDが接続される。なお、参照符号D jB、10Bの英文字"B"は、それぞれ対になるD j、10の否定の関係(又は相補の関係)を表わす。 【0025】センスアンプアレーSAAは、データ線対 Dj、DjBのプリチャージや読み出された信号を増幅 するための複数のセンスアンプSAiと、データ線対D j、DjBを入出力線対IO、IOBに接続するための 30 複数の入出力ゲートIOGとから構成される。ここで、 入出力ゲート I OGはMOSトランジスタM 1、M2か ら構成され、それぞれのMOSトランジスタM1、M2 のゲートはYアドレス選択信号YSjに接続される。 【0026】なお、このように構成される本発明に係る 半導体記憶装置において、メモリセルMC0~MC3と しては一般的なダイナミックメモリに用いられている1 T-1C型のセル、すなわち1つのMOSトランジスタ と1つの蓄積容量を用いるが、電荷を蓄積することによ って記憶する構成であれば、とれに限るものではない。 また、センスアンプSAjは、データ線対Dj、DjB 間の微小電圧差を増幅する信号増幅手段であれば、公知 の差動構成の増幅回路を利用できるし、勿論、一般的な ダイナミックメモリに用いられている回路構成と同じで あっても良い。従って、演算用参照メモリセルとその参 照ワード線駆動回路RXDとを除く他の回路は、一般的 なダイナミックメモリに用いられている回路で構成でき る。

【0027】図1に示す構成では、データ線Djに接続 する2つのメモリセル(例えば、MCOとMC1)、ま 50

たは対となるデータ線DjBに接続する2つのメモリセ ル(例えば、MC2とMC3)の記憶情報の演算結果 を、それぞれ複数のデータ線対DjまたはDjBに接続 されたメモリセルに対して同時に得ることができる。2 つのメモリセルの演算結果を得るために、2つのワード 線、例えば、WOとW1を選択する。さらに、例えばデ ータ線Djに接続する2つのメモリセルMC0、MC1 の記憶情報の演算を行う場合には、対となるデータ線D jBに接続する2つの演算用参照メモリセルRCO、R C 1を演算用参照ワード線RW0、RW1により選択す る。同様に、ワード線W2、W3を選択して、データ線 Di Bに接続する2つのメモリセルMC2、MC3の記 憶情報の演算を行う場合には、対となるデータ線Djに 接続する2つの演算用参照メモリセルRC2、RC3を 演算用参照ワード線R №2、R №3により選択する。 【0028】図2に、演算用参照メモリセルとその参照 ワード線の駆動回路RXDの具体的な構成例を示す。と こでは、演算用参照メモリセルRC0とRC1の構成の

みを示したが、演算用参照メモリセルRC2とRC3も これらと同様の構成である。図2において、参照符号M 10~M13はNチャネルMOSFET(以下、NMO Sトランジスタと称する)、C10とC11は蓄積容 量、PLは共通プレート電極、INV1~INV3はイ ンバータを示す。ととで、共通プレート電極PLは、高 電位側電源電圧VCC(不図示)の半分の電位、すなわ ちVCC/2の電位に固定されている。 演算用参照メモ リセルRC0はメモリセルMC0と同様の構成であり、 蓄積容量C10の値もメモリセルMC0の蓄積容量の値 と実質的に同一である。

【0029】演算用参照メモリセルRC1は、通常のメ モリセルMC1にNMOSトランジスタM12を追加 し、演算用参照メモリセルRC1の蓄積ノードの電位を 外部から設定できるようにしている。すなわち、演算モ ード設定信号SETを印加したときにNMOSトランジ スタM12が導通し、電圧VMAが蓄積容量C11に書 き込まれる。外部から与えられるモード設定電圧信号V Mは、モード設定のタイミング信号であるモード設定信 号MSを印加することによりインバータINV2の入力 に書き込まれる。この電圧は、インバータINV2とI NV3で構成されるラッチによって、電源が入っている 間は保持される。インバータINV1の入力はインバー タINV2の出力に接続され、インバータINV1の出 力に電圧VMAが出力される。

【0030】従って、外部から与えられたモード設定電 圧信号VMに応じて、電圧VMAの値は電源電圧のいず れか、すなわち高電位側電源電圧VCC又は低電位側電 源電圧VSS(不図示)となる。演算用参照ワード線R ₩1は、メモリセルのワード線₩1と同じタイミングで 駆動することによって、データ線対DjとDjBの電圧 差に対応した演算結果がセンスアンプSAjで得られ

る。一方、演算用参照ワード線RW0には常に高い電圧 を印加して、NMOSトランジスタM10が導通したま まとなるようにしておく。なお、演算用参照メモリセル RCOを、演算用参照メモリセルRClと同様にNMO SトランジスタM12を接続した構成とすることも可能 であるが、その場合には演算用参照メモリセルRCOに 接続されるNMOSトランジスタM12を常に非導通と なるようにしておけば良い。

[0031] 本実施例の演算機能つきメモリにおいて は、信号の演算を行う場合、2つのメモリセルと対をな 10 す2つの演算用参照メモリセルを同時に選択する。例え ば、メモリセルMC 0 とMC 1 に記憶されている情報の 演算を行う場合には、演算用参照メモリセルRCOとR C 1 を同時に選択する。この時のデータ線対 D j 、 D j Bの各電圧VDj、VDjBの変化を図3に示す。との 場合、データ線DjにはメモリセルMC0とMC1の電 荷の和が出現するので、蓄積されている情報の組合せに 応じて、3 通りの電圧が出現する。すなわち、メモリセ ルMC0とMC1に蓄積されている電圧が、**①**ともに高 い電圧"1"の場合→Dj(1,1)、②一方が高い電 20 圧"1"で他方が低い電圧"0"の場合→Dj(0, 1) またはDj (1, 0)、3ともに低い電圧"0"の 場合→D j (0, 0)、の3通りである。

【0032】一方、参照データ線DjBには、演算用参 **照メモリセルRC1に蓄積されている情報に応じて2通** りの電圧が出現する。何故ならば、前述したように演算 用参照ワード線RWOには常に高い電圧が印加されてい るため、演算用参照メモリセルRC0に蓄積されている 電圧は共通プレート電位PLによる一定の電圧VCC/ 2に、すなわち、演算用参照メモリセルRC0に蓄積さ れている電荷は"1"と"0"の中間"1/2"に保持 されているからである。従って、演算用参照メモリセル RC1に蓄積されている電圧が、① 高い電圧"1"の 場合→DjB(1, 1/2)、②′低い電圧″0″の場 合→D j B (0, 1/2)、の2通りである。 演算用参 照メモリセルRCOに蓄積されている電荷は"1"と" **0 ″ の中間であるから、D j B (1 , 1 / 2) の電圧は** Dj (1, 1) とDj (0, 1) あるいはDj (1, 0) との中間になる。また、DjB(0, 1/2)の電 圧は、D j (0, 0) とD j (0, 1) あるいはD j (1,0)との中間になる。

【0033】従って、参照情報としてVDjB=DjB (1, 1/2)を用いてセンスアンプを動作させると、 メモリセルMC O とMC 1 の蓄積されている情報の組合 せが、Dj(1,1)の組合せの場合のみデータ線Dj が高い電圧に増幅され、それ以外の組合せでは低い電圧 になる。すなわち、2つのメモリセルMC0とMC1の 蓄積情報の論理積ANDを求めることができる。また、 参照情報としてVDiB=DiB(0,1/2)を用い てセンスアンプを動作させると、D j (0,0) の組合 50 けること無く、メモリセルMC n (n=0,1,....)

せの場合のみデータ線Djが低い電圧に増幅され、それ 以外の組合せでは高い電圧になる。すなわち、2つのメ -モリセルMCOとMClの蓄積情報の論理和ORを求め ることができる。

【0034】このように、データ線対に接続されたセン スアンプの参照電圧を設定するだけで、メモリセルの蓄 積情報のANDやORの演算機能を容易に実行するとと ができる。上記したことから理解されるように、新たに 設けた演算用参照ワード線の駆動回路RXDは、演算用 参照ワード線の1つだけを常に高レベルに保ち、論理積 ANDの演算を行う場合はそれ以外の演算用参照ワード 線をすべて高レベルにし、論理和ORの演算を行う場合 はそれ以外の演算用参照ワード線をすべて低レベルにす るような動作を行う駆動回路である。

【0035】図4は、図1に示した演算機能つきメモリ の動作タイミングの一例を示すタイミング図である。な お、この例ではデータ線対Dj、DjBの振幅が2V、 ワード線W0、W1及び演算用参照ワード線RW0、R W1の振幅が3.5Vの場合について示しているが、こ れらの値に限るものではない。

【0036】さて、この例では、演算に先だって、演算 モードの設定とメモリセルへの書き込みを行っている。 先ず、時刻 t 0 から t 1 にかけて、演算モード設定信号 SETを髙レベルにし、演算用参照メモリセルRC1 に"1"または"0"を書き込む。今、OR演算である と仮定し、"0"が書き込まれたとする。時刻t2から t6にかけてワード線W0を高レベルにし、メモリセル MC0に演算用データを書き込む。これは通常のDRA Mと同様に、一旦読み出し動作を行った後、Yアドレス 選択信号YSjを高レベルにして、入出力線対IOとI OBから入出力ゲートIOGを通して外部からの情報を MC0に書き込んでいる。同様に、時刻t7からtl1 にかけてワード線W1を高レベルにし、メモリセルMC 1にもう一方の演算用データを書き込む。なお、演算用 参照ワード線RW0は常に高レベルのままに保持してお く。時刻t12からt15にかけて、ワード線W0、W 1、演算用参照ワード線Rf W1を同時に高レベルにし、 メモリセルMC0、MC1からデータ線Djへ、また演 算用参照メモリセルRCO、RC1から対となるデータ 40 線DjBへ、それぞれ蓄積電荷を流出させる。すなわ ち、対となるデータ線DiBには参照情報としてVDi B=DjB(0, 1/2)の電圧が出現し、センスアン プSAjの参照電圧が設定される。その後、通常のDR AMと同様にセンスアンプSAjで増幅することによ り、演算結果、との場合はMC0とMC1の情報のOR 演算の結果をデータ線対Dj、DjBの差の電圧として 得ることができる。

【0037】以上、本実施例に示したように、本発明に 係る演算機能つきメモリによれば、新たに演算回路を設

- と同種の演算用参照メモリセルRCn(n = 0, 1, … …)及びその参照ワード線の駆動回路RXDから構成さ れる参照信号発生手段と、ワード線に並列接続した2つ のXデコーダXD1、XD2とを付加するのみでワード 線単位で並列に論理演算を行うことができる。これによ り、電力増大を最小限に抑えながら、演算速度を著しく 増大させることができる。

【0038】<実施例2>図5を用いて、本発明に係る 半導体記憶装置の第2の実施例を示す演算機能つきメモ リについて説明する。前記実施例1では、2つのメモリ 10 セルの情報の演算を行う場合について説明したが、本発 明に係る演算機能つきメモリは、3つ以上のメモリセル の情報の演算も同様に行うことができる。本実施例で は、一例として3つのメモリセルの情報の演算を行う場 合について説明する。なお、構成としては、図1に示し た構成と同様であるが、メモリセルを同時に3つ独立し て選択するために、3つのXデコーダがワード線に並列 に接続される点が相違するだけであるので、構成図は省

【0039】図5は、3つのメモリセルの情報の演算を 行う場合のデータ線対DjおよびDjBの電圧変化を示 す図である。データ線Djには、3つのメモリセルに蓄 積されている情報にしたがって4通りの電圧が発生す る。すなわち、03つのメモリセルの全部が高い電圧" 1"の場合、23つのメモリセルのうち1つが低い電 圧"0"の場合、33つのメモリセルのうち2つが低い 電圧"0"の場合、 ②3つのメモリセルの全部が低い電 圧"0"の場合、である。

【0040】一方、3つの演算用参照メモリセルの内の 1つは、先の実施例1の演算用参照メモリセルRCOと 同様にして、参照ワード線を高レベルに保ったままにし 1 " と" 0" の中間の電荷" 1/2" を得る ようにしている。とのため、参照データ線DjBには、 残りの2つの演算用参照メモリセルに蓄積されている情 報に応じて3通りの電圧が出現し得る。すなわち、〇つ 残りの2つとも高い電圧"1"の場合、②′どちらか1 つが低い電圧"0"の場合、3′残りの2つとも低い電 圧"0"の場合、である。

【0041】従って、図5から分かるように、参照情報 として参照データ線の電圧VDjB=DjB(1、1、 1/2)を用いてセンスアンプを動作させると、3つの メモリセルの蓄積されている情報の組合せが、Dj (1, 1, 1)の組合せの場合のみデータ線Djが高い 電圧に増幅され、それ以外の組合せでは低い電圧とな る。すなわち、3つのメモリセルの蓄積情報の論理積A NDを求めることができる。また、参照情報としてVD jB=DjB(0,0,1/2)を用いてセンスアンプ を動作させると、Dj (0,0,0)の組合せの場合の みデータ線Diが低い電圧に増幅され、それ以外の組合 せでは高い電圧になる。すなわち、3つのメモリセルの 50

【0042】このように、3つのメモリセルの蓄積情報 の論理積ANDをとる場合には、3つの演算用参照メモ

リセルの残りの2つに"1"を蓄積しておけば良く、論 理和ORをとる場合には3つの演算用参照メモリセルの

残りの2つに"0"を蓄積しておけば良い。

蓄積情報の論理和ORを求めることができる。

【0043】本実施例においても、メモリチップ内で新 たに演算回路を設けることなく、メモリセルMCn(n = 0. 1. ……) と同種の参照メモリセルRCn(n= 0, 1, ……) 及びそのワード線の駆動回路RXDとか ら構成される参照信号発生手段と、ワード線に演算ビッ ト数分だけ並列接続されたXデコーダ(本実施例の場合 並列接続した3つのXデコーダ)とを付加するのみでワ ード線単位で並列に論理演算を行うことができる。これ により、電力増大を最小限に抑えながら、演算速度を著 しく増大させることができる。

【0044】<実施例3>図6を用いて、本発明に係る 半導体記憶装置の第3の実施例を示す演算機能つきメモ リについて説明する。図6は、演算モードを設定するた めの動作タイミングを示す図である。実施例1では参照 ワード線につながる参照メモリセルの情報を一括して設 定していたが、本実施例ではYアドレス毎に設定を可能 にする場合の動作タイミングの一例を示す。なお、回路 構成は図1の場合と同じ構成であるので省略するが、演 算用参照ワード線の駆動回路RXDのSET信号ライン と出力VMAラインを省略した回路構成としても良い。 ただし、後者の構成の場合には参照ワード線につながる 参照メモリセルを一括して設定することができなくな る。また、この実施例でも、データ線対Dj、DjBの 振幅が2 V、ワード線W0、W1及び演算用参照ワード 線RW1の振幅が3.5Vの場合について示している が、これらの値に限るものではない。

F線RW1を高レベルにする。同時に、Yアドレス選択 信号YSjを高レベルにし、入出力線対IO、IOBか らデータ線対Dj、DjBへ書き込みを行う。 t 22か らt23にかけて演算の種類に対応する演算制御情報、 すなわち論理積ANDおよび論理和ORに対応した" 1"、"0"情報を入出力線対 IO、 IOBからデータ 線対Dj、DjBへ書き込む。そして、その後、t24 において演算用参照ワード線RW1を低レベルにするこ とにより、演算制御情報が演算用参照メモリセルRC1 に蓄積される。演算に際しては、先の実施例1と同様、 t25からt28にかけてワード線W0、W1及び演算 用参照ワード線RW1を高レベルに変化させ、電荷の和 をデータ線対Dj、DjB上に出現させ、センスアンプ

·【0045】先ず、時刻 t 20 において演算用参照ワー

【0046】本実施例では、先の実施例1と異なり、演 算モード設定信号SETを用いずに、データ線対から演 算モードを設定するようにしている。このため、各デー

SAjにより増幅する。

タ線対毎に演算モードを独立に設定できるという利点がある。また、この実施例に示すように、メモリセルへの情報の書き込みに連続して演算モードの設定を行うことにより、Yアドレス選択信号YSjの変化する回数を減少することができ、より高速化、低電力化を図ることができる。なお、本実施例では、メモリセルへの情報の書き込みの後に、演算モードの設定のための参照メモリセルへの書き込みを行ったが、この書き込みの順序は入れ替えても差し支えない。

13

【0047】<実施例4>図7乃至図9を用いて、本発明に係る半導体記憶装置の第4の実施例を示す演算機能つきメモリについて説明する。図7は本実施例の演算機能つきメモリの構成図であり、図1の構成に加え、メモリセルアレーへの入出力線を読み出し用と書き込み用に二重化するとともに、Yアドレス選択信号およびYアドレス選択回路も読み出し用と書き込み用に二重化している。

[0048] 図7において、参照符号MAL0~MAL nおよびMAR0~MARnはメモリセルアレー、SA AO~SAAnはセンスアンプアレー、RYDは読み出 20 し用Yデコーダ、WYDは書き込み用Yデコーダ、RY Sjは読み出し用Yアドレス選択信号線、WYSjは書 き込み用Yアドレス選択信号線、RYACは読み出し用 Yアドレスカウンタ、WYACは書き込み用Yアドレス カウンタ、AREGはアドレスレジスタ、CLKはクロ ック信号、RASBは行アドレスストローブ信号、CA SBは列アドレスストローブ信号、WEBは書き込みエ ネーブル信号、XDL0~XDLnおよびXDR0~X DRnはXデコーダ、XLL0~XLLnおよびXLR 0~XLRnはXアドレスラッチ、RIOおよびRIO Bは読み出し用入出力線、WIOおよびWIOBは書き 込み用入出力線、IOS0~IOSnはIOスイッチ、 RCDLおよびRCDLBは読み出し用コモンデータ 線、WCDLおよびWCDLBは書き込み用コモンデー タ線、AMPは読み出し用のアンブ、DOBは出力バッ ファ、WBUFは書き込みバッファをそれぞれ示す。な お、図1で示した演算用参照ワード線RW0 \sim RWn、 演算用参照ワード線の駆動回路RXDは後述の図8に示 し、図7では省略してある。また、参照符号RIOB、 WIOB、RCDLB、WCDLBの英文字"B"は、 それぞれ対になるRIO、WIO、RCDL、WCDL の否定の関係(相補の関係)を表わす。

【0049】ことで、メモリセルアレーおよびセンスアンプアレーのより詳細な構成を図8に示す。図8において、参照符号RIOGjは読み出し用ゲート、WIOGjは書き込み用ゲート、M20~M23はNMOSトランジスタ、SHLは左アレー選択信号、SHRは右アレー選択信号を示す。この例ではセンスアンプSAJの個数を低減するために、左右2つのメモリセルアレーMAL、MARで一つのセンスアンプアレーSAAを共有し

ている。通常のメモリ動作においては、左右いずれかの選択されたメモリセルアレーMALまたはMARとセンスアンプSAjをアレー選択信号SHLまたはSHRによって接続する。演算モードにおいては、アレー選択信号SHLとSHRの両方とも高レベルにし、データ線DLjとDRj、DLjBとDRjBがそれぞれ接続された状態で動作させる。例えば、ワード線WOとW2、演算用参照ワード線RWOとRW2を高レベルにすることにより、図1の実施例と同様に、メモリセルMCOとMC2の演算結果を得ることができる。このような構成にすることにより、センスアンプSAjを挟む2つのセルアレーMAL、MAR間で演算を行うことができる。なお、参照符号DLjBとDRjBの英文字"B"は、それ対になるDLjとDRjの否定の関係(相補の関係)を表わす。

【0050】このように構成することにより、本実施例 の演算機能つきメモリは、動画像のフレーム間の演算を 効率的に行うことができる。図9は、この構成をもとに フレーム間演算処理を行ったときの動作の時間経過を示 すタイミング図である。図9の四角の領域の中で、上側 の記号はWが書き込み、OPが演算、Rが読み出し動作 をそれぞれ示している。また、図9の四角の領域の中 で、下側の記号は時間的に連続する2つのフレームAと Bのいずれの処理を行うかを示しており、各フレーム A、Bとも0~nの(n+1)個のサブフレームに分割 している。これらは、そのままメモリの中でアクセスす る場所に対応させており、例えばサブフレームA 0~A nが左のアレー、サブフレームB0~Bnが右のアレ ー、AB0~ABnが左のアレーと右のアレーを同時に アクセスすることを示している。また、添字のO~nは 図7に示した複数個のセンスアンプアレーSAA0~S AAnのどの場所をアクセスするかを示している。

【0051】時刻t30以前には、先ず左アレー選択信 号SHLによりメモリセルアレーMALとセンスアンブ SAjを接続し、フレームAの情報をサブフレームA0 ~Anに対応したメモリアレーMALO~MALnに書 き込む。また、時刻t30以後は、右アレー選択信号S HRによりメモリセルアレーMARとセンスアンプSA j を接続し、次のフレームBの情報をサブフレームB0 40. ~Bnに対応したメモリセルアレーMARO~MARn に書き込む。これと並行して、例えば時刻 t 3 1 でサブ フレームA0とB0の情報がそろったところで、アレー 選択信号SHL、SHRを共に高レベルにし、データ線 DLjとDRj、DLjBとDRjBがそれぞれ接続さ れた状態にして演算モードに切り換え、メモリセルアレ ーMALOとメモリセルアレーMAR0のワード線及び 演算用参照ワード線を高レベルにすることにより、サブ フレームA0とB0間の演算処理が行われる。また、時 刻t32でサブフレームA0とB0間の演算処理が終了 50 したところで、読み出し用Yアドレス選択信号線RYS

*jを高レベルにして、読み出し用入出力線RIO、RI OBから演算結果を読み出すと同時に、次のサブフレー - ムA1とB1の演算処理を同じようにして行う。以下、 この動作を繰り返すととによって動画像のフレーム間の 演算を行うととができる。

【0052】このように、本実施例によれば、メモリセ ルアレーが異なるととにより、書き込み、読み出しおよ び演算の各動作を並列に実行する、いわゆるパイプライ ン処理を行うことが可能となる。したがって、本実施例 の構成は、動画像処理のように、間断無くデータの入出 10 力を伴うような処理に適している。

【0053】<実施例5>図10を用いて、本発明に係 る半導体記憶装置の第5の実施例を示すコピー機能つき メモリについて説明する。図10は、実施例4で示した 図7の構成とほぼ同じであるが、メモリ内のコピー処理 に適するようにするために、以下の3つの点で実施例4 の構成と相違する。

【0054】(1)読み出し用入出力線RIO、RIO Bと、読み出し用コモンデータ線RCDL、RCDLB との間に読み出し用のブリアンプAPO、AP1を設け たこと、(2)書き込み用入出力線WIO、WIOBを 駆動するための書き込み用のポストバッファWB0、W B1を設けたこと、および(3)書き込み用ポストバッ ファWBO、WB1を、書き込み用コモンデータ線WC DL、WCDLBか読み出し用コモンデータ線RCD し、RCDLBかのいずれかに接続するための切り替え スイッチWSLO、WSL1を設けたことである。

【0055】ととで、読み出し用のプリアンプAPO、 AP1は、読み出し用入出力線RIO、RIOBの信号 を電源電圧まで増幅し、読み出し用コモンデータ線RC DL、RCDLBを高速に駆動する能力を有する。ま た、切り替えスイッチWSL0、WSL1は、通常のメ モリ動作においては、書き込み用ポストバッファWB 0、WB1を書き込み用コモンデータ線WCDL、WC DLBを接続するように設定されていて、データ入力端 子DINから書き込みバッファWBUFを介して入力さ れた外部からの書き込み情報を、書き込み用コモンデー タ線WCDL、WCDLBを介して書き込み用ポストバ ッファWIO、WIOBに伝えるように働く。一方、メ モリのコピー動作を行う場合には、切り替えスイッチ₩ SLO、WSL1はコピー先の書き込み用ポストバッフ ァWBO、WB1を、読み出し用コモンデータ線RCD し、RCDLBに接続するように働く。

【0056】以下、とのように構成された本実施例のコ ピー機能つきメモリのコピー動作を、メモリセルアレー MALOがコピー元、メモリセルアレーMAL1がコピ 一先の場合を例にして説明する。なお、図10に示され ていない構成要素は、図8の構成要素と同様であるので 図8に示した参照符号を用いる。

作タイミング図を用いて説明する。この例では、コピー 動作の設定は、通常の読み出し/書き込み動作のときに は用いない信号の組合わせにより行なっている。すなわ ちアドレスレジスタAREGに入力される行アドレスス トローブ信号RASB信号が低レベルに変化する時点 t 0における列アドレスストローブ信号CASBおよび書 き込みエネーブル信号WEBを共に低レベルにし、なお かつ、そのときのアドレス信号Aiの組合わせにより、 コピー元アドレス設定モードにする。このときのアドレ スは読み出し用YアドレスカウンタRYACにセットさ れる。また、次のt1においてコピー先アドレスを設定 し、そのアドレスを書き込み用YアドレスカウンタWY ACにセットする。この後、t2~t5においてクロッ ク信号CLKに同期して読み出し用Yアドレスカウンタ RYACと書き込み用YアドレスカウンタWYACを順 次カウントアップしながらコピー動作を行う。

【0058】この例では、コピー元アドレス、およびコ ピー先アドレスを各々 1 サイクルで設定しているが、ア ドレス信号が足りない場合には、各々2サイクルで行っ てもよい。また、最初のサイクルでコピー動作モードを 設定した後、次の2サイクルでコピー元アドレスとコピ ー先アドレスの設定を行ってもよい。また、通常の読み 出し/書き込み動作で用いないこれら以外の信号の組合 わせによって、コピー動作モード或いは、コピー元アド レスやコピー先アドレスの設定をしてもよい。

【0059】さらに、図10を用いてコピー動作を説明 する。先ず、センスアンプアレーSAAOの左アレー選 択信号SHLを高レベルにしてメモリセルアレーMAL 0のデータ線対DLj、DLjBをセンスアンプSAj に接続し、読み出し用Yアドレス選択信号線RYS」を 高レベルにして読み出し用ゲートRIOGj(Xで示 す)を選択して導通状態にし、メモリセルアレーMAL 0内の○印で示したメモリセルの情報を、読み出し用入 出力線RIO、RIOG上に載せる。読み出し用入出力 線RIO、RIOGは、読み出し用のプリアンプAPO を介して読み出し用コモンデータ線RCDL、RCDL Bに接続されている。従って、メモリセルアレーMAL 0内の○印で示したメモリセルの情報は読み出し用コモ ンデータ線RCDL、RCDLB上に現われる。

【0060】一方、コピー動作を行うために切り替えス イッチWSL1は、書き込み用ポストバッファWB1を 読み出し用コモンデータ線RCDL、RCDLBに接続 するように働く。従って、センスアンプアレーSAA1 の書き込み用入出力線WIO1、WIOB1は、書き込 み用ポストバッファWB1および切り替えスイッチWS L1を介して読み出し用コモンデータ線RCDL、RC DLBに接続される。このとき、書き込み用Yアドレス 選択信号線WYSkを高レベルにして書き込み用ゲート WIOGk(×印で示す)を導通状態にすると共に、セ 【0057】まず、コピー時の動作を、図11に示す動 50 ンスアンプアレーSAA1の左アレー選択信号SHLを

高レベルにしてメモリセルアレーMAL1のデータ線対 DLj、DLjBを書き込み用入出力線WIO1、WI OB1に接続する。これにより、読み出し用コモンデー タ線RCDL、RCDLB上のメモリセルアレーMAL 0内の○印で示したメモリセルの情報は、メモリセルア レーMAL1内の〇印で示したメモリセル上へ書き込む

ことができる。 【0061】 このようにして、メモリセルアレーMAL Oから読み出されたデータは読み出し入出力線R I O O →読み出しコモンデータ線RCDL→書き込み入出力線 10 WIO1の経路でメモリセルアレーMAL1に書き込ま れる。なお、非選択のメモリセルアレーについては、読 み出し入出力線R I Oおよび書き込み入出力線W I Oの 電圧はデータ線のプリチャージレベル、例えば電源電圧 の中間値に設定しておけば、その非選択のメモリセルア レーの入出力ゲートが導通しても不要な直流電流が流れ ることはない。また、コピー元のセンスアンプアレーの 書き込み入出力線WIOは読み出し入出力線RIOと同 じ条件に設定しておけば、書き込み用Yアドレス選択信 号線WYSkによって導通する入出力ゲートを介してセ 20 ンスアンプの情報が反転することはない。以上により、 通常のメモリの読み出しや書き込み動作と同等の安定性 を確保したままメモリチップ内でコピー動作を行うこと ができる。

【0062】また、コピー動作の場合には一方のメモリ セルアレーが書き込み、他方が読み出しの動作を行う が、本実施例の構成によれば、両方とも書き込み動作を 行わせることも可能である。その場合には、切り替えス イッチWSLO及びWSL1を書き込み用コモンデータ 線WCDL、WCDLBに接続できるようにしておけば 良い。

【0063】さらには、Yアドレス選択信号線、Yデコ ーダ、入出力線などを三重化することにより、コピー動 作と並行して外部から別のメモリセルアレーへの読み出 しや書き込み動作を行うようにすることも可能である。

【0064】本実施例のように、メモリがコピー機能を 内蔵することにより、従来のようにプロセッサがメモリ のコピー元からデータを読み出した後、コピー先に書き 込むといった動作を繰返し行う必要がなくなり、データ の移動がメモリ内で閉じるため、同じ処理を従来に比べ 40 MA…メモリセルアレー て高速かつ低電力で行うことができる。

【0065】以上、本発明の好適な実施例について説明 したが、本発明は前記実施例に限定されるととなく、本 発明の精神を逸脱しない範囲内において種々の設計変更 をなし得ることは勿論である。

[0066]

[発明の効果] 前述した実施例から明らかなように、本 発明に係る半導体記憶装置によれば、ワード線によって 選択された複数のメモリセルから読み出された信号電荷 の和を、演算用参照メモリセルからの電荷と比較すると 同時に、複数のメモリセルの情報の論理演算をメモリ外 部に情報を読み出すことなく行うことができる。

【0067】また、メモリブロック間のデータ群のコピ ーをメモリ外部にデータを読み出すことなくメモリ内部 で行うことができる。

【0068】従って、プロセッサの介在なしに、すなわ ち、グラフィックス・プロセッサとメモリとの間でデー タの読み書きをせずに、プロセッサから命令とコピーの ための情報をメモリに送るだけで、メモリ内部において 演算処理やデータのコピー処理を高速かつ低電力に行う ことが可能となり、システムの実効的な処理性能が向上

【図面の簡単な説明】

【図1】本発明に係る半導体記憶装置の第1の実施例を 示す演算機能つきメモリの構成図である。

【図2】図1に示した演算機能つきメモリで使用する演 算用参照メモリセルとその参照ワード線の駆動回路の構 成図である。

【図3】図1に示した演算機能つきメモリのデータ線電 圧の変化を示す図である。

【図4】図1に示した演算機能つきメモリの動作タイミ ングの一例を示すタイミング図である。

【図5】本発明に係る半導体記憶装置の第2の実施例の 演算機能つきメモリのデータ線電圧の変化を示す図であ る。

【図6】本発明に係る半導体記憶装置の第3の実施例の 演算機能つきメモリの動作タイミングの一例を示すタイ ミング図である。

【図7】本発明に係る半導体記憶装置の第4の実施例の 演算機能つきメモリを示す構成図である。 30

【図8】図7に示した演算機能つきメモリのメモリセル アレーおよびセンスアンプアレーの構成図である。

【図9】図7に示した演算機能つきメモリの画像フレー ム間の演算処理の一例を示すタイミング図である。

【図10】本発明に係る半導体記憶装置の第5の実施例 を示すコピー機能つきメモリの構成図である。

【図11】図10に示したコピー機能つきメモリの動作 タイミングの一例を示すタイミング図である。

【符号の説明】

MC0、MC1…メモリセル

RC0、RC1…演算用参照メモリセル

RW0、RW1…演算用参照ワード線

Dj…データ線

SAA…センスアンプアレー

SAj…センスアンプ

IOG…IOゲート

XD…Xデコーダ

RXD…参照ワード線駆動回路

YD…Yデコーダ

・ AMP…読み出し用アンプ DOB…出力バッファ

XLL0~XLLn、XLR0~XLRn…Xアドレス

ラッチ

WBUF…書き込みバッファ

RYD…読み出し用Yデコーダ

WYD…書き込み用Yデコーダ

RYAC…読み出し用Yアドレスカウンタ

WYAC…書き込み用Yアドレスカウンタ

IOSO~IOSn…IOスイッチ.

RIOG…読み出し用IOゲート

* W I OG…書き込み用 I Oゲート

APO、AP1…読み出し用プリアンプ

WBO、WB1…書き込み用ポストバッファ

20

WSLO、WSL1…切り替えスイッチ

SHL…左アレー選択信号

3月1…圧ノレー選択信号

SHR…右アレー選択信号

AREG…アドレスレジスタ

CLK…クロック信号


CASB…列アドレスストローブ信号


10 RASB…行アドレスストローブ信号

* WEB…書き込みエネーブル信号

[図1]

【図3】







四4


×


【図2】

【図4】











【図9】

【図8】



【図10】



【図11】

